Du DDS au FGPA dans les SDR Modernes

Qui a inventé le DDS ?

Le concept fondateur du DDS (initialement appelé DDFS pour Direct Digital Frequency Synthesis) a été inventé et proposé pour la première fois en 1971 par MIT Lincoln Laboratory. L’idée était s’affranchir complètement des selfs et condensateurs pour créer un oscillateur. Pour y arriver, il faut modéliser une onde, le principe de l’accumulateur de phase : incrémenter une valeur numérique sur 360° à chaque coup d’horloge elle determine une valeur Cos/Sinus Alpha corespondant a l’angle, utiliser cette valeur pour lire des amplitudes de sinus stockées en mémoire (une table de correspondance ou Look-Up Table), et envoyer le tout dans un convertisseur numérique-analogique pour recuperer une onde.

Étape 1 : Le domaine militaire et l’instrumentation (Années 1970 – Début 1980)

Au début, les circuits intégrés capables de réaliser des calculs numériques à haute vitesse n’existaient pas ou coûtaient une fortune.

• Le DDS a d’abord été réservé à des applications militaires (le Frequency Hopping ou évasion de fréquence pour chiffrer les radios tactiques).
• Il est ensuite apparu dans l’instrumentation de laboratoire haut de gamme (les premiers générateurs HF numériques et analyseurs de spectre de marques comme Hewlett-Packard ou Wavetek).

Étape 2 :

• La miniaturisation par les fabriquants de puces. Avec les (puces VLSI), des fondeurs de semi-conducteurs ont commencé à fabriquer des circuits DDS dédiés sous forme de circuits intégrés (circuits ASIC ou FPGA pré-programmés). Des entreprises pionnières comme Qualcomm ont commencé à commercialiser des puces DDS à des fréquences d’horloge de plusieurs dizaines de mHz.

Étape 3 :

• L’adoption par les grandes marques de transceiveurs il a fallu attendre 1988 pour que l’Icom IC-781 (et plus tard le Kenwood TS-950SDX) intègrent le DDS. En 1988, la technologie DDS était limitée en fréquence maximale et générait un niveau de signaux parasites (spurious) trop élevé si on l’utilisait directement pour remplacer tous les oscilateurs.

Les ingénieurs ont donc conçu une architecture hybride PLL + DDS particulièrement ingénieuse.

L’architecture Hybride : Le compromis des Années 90

Pour obtenir un signal local pur, stable et doté d’un pas ultra-fin, l’appareil combinait les deux technologies :

1. La PLL (Boucle à verrouillage de phase) :Elle se chargeait de générer les hautes fréquences nécessaires au premier mélangeur (le VCO fonctionnait sur des dizaines de MHz). Les boucles PLL d’époque étaient excellentes pour fournir de grands bonds de fréquence pour les changement de bande avec un très faible bruit de phase, mais elles souffraient d’un défaut : un pas de réglage très grossier (par exemple, par sauts de 10 kHz ou 100 kHz) si on voulait qu’elles restent rapides.
2. Le DDS pour l’injection fine :
   Au lieu d’utiliser un oscillateur à quartz variable (VXO) analogique instable pour combler les trous entre les pas de la PLL, les ingénieurs ont utilisé un DDS fonctionnant à basse fréquence (généralement entre quelques centaines de kHz et 2 ou 3 MHz). Le DDS interpolait le signal avec une précision absolue, permettant un pas de réglage de 1 Hz ou 10 Hz, totalement stable et géré numériquement par le microprocesseur.

La démocratisation (Années 1990) :

• Des fabricants de puces grand public comme Analog Devices ont ensuite lancé des puces DDS bon marché (telles que l‘AD9850 ou l’AD9851). Ces composants ont permis d’intégrer le DDS dans tous les transceivers de milieu de gamme, puis de devenir la brique essentielle des projets personnels des radioamateurs (VFO fabriqués maison à base d’Arduino).

Le DDS dans les Transceivers SDR

Dans un vrai transceiver SDR à échantillonnage direct (FlexRadio ou Anan), le signal de l’antenne est injecté « directement » sur un CAN (convertisseur analogique-numérique), on traverse obligatoirement un étage de conditionnement RF (le Front-End) par du filtrage discret adaptatif et circuit d’Atténuation / Amplification, avant d’être numérisé.

• Le DDS est purement logiciel : Il n’y a plus de puce DDS physique (comme les anciens circuits Analog Devices). Le DDS est codé mathématiquement sous forme de blocs logiques (IP cores) à l’intérieur d’un composant de calcul massif appelé FPGA (Field Programmable Gate Array).
• Le rôle du DDS (Le NCO) : Dans un SDR, le DDS fait office de NCO (Numerically Controlled Oscillator). Le CAN numérise une immense portion de spectre (par exemple de 0 à 60 MHz). Le DDS logiciel génère un sinus numérique parfait à la fréquence exacte que vous voulez écouter. Un mélangeur numérique (multiplication mathématique) croise ces deux flux pour « descendre » la fréquence voulue vers le processeur de signal (DSP) qui va démoduler le son.

• L’évolution qui mène du DDS physique au FPGA dans l’architecture des transceivers SDR représente la transition ultime du matériel vers le logiciel.
• Pour comprendre cette mutation, il faut voir comment le composant physique s’est littéralement « volatilisé » pour devenir une simple équation mathématique.

Le FPGA : Le caméléon du silicium

Un FPGA (Field Programmable Gate Array) n’est pas un processeur classique. C’est une matrice massive de millions de portes logiques vierges, de blocs de mémoire et de multiplicateurs, que l’on peut reconfigurer instantanément par programmation (via du code VHDL ou Verilog).

Grâce à cette flexibilité dans le firmware, le DDS (Direct Digital Synthesis) physique disparaît totalement pour devenir un NCO (Numerically Controlled Oscillator). Le processus recrée les même portes logiques du composant tout se déroule alors entièrement dans le domaine numérique.

Le signal brut numérisé par le convertisseur A/N subit une traitement au cœur du FPGA, en 5 étapes :

1.1. La numérisation large bande :

Le CAN échantillonne l’intégralité du spectre (par exemple de 0 à 60 MHz) à une cadence extrêmement élevée. À ce stade, le signal est un flux massif de données brutes contenant l’ensemble des stations, des parasites et des bruits de la bande.

2.2. La génération du NCO (DDS logiciel) :

Le NCO implémenté dans le FPGA produit un signal sinusoïdal de référence à la fréquence exacte que l’on souhaite écouter (par exemple, 14,200 MHz). Cette référence mathématique est générée à la volée via une table de sinus en mémoire et un accumulateur de phase.

3.3. Le mélange numérique et la multiplication complexe :

Le flux RF brut issu du CAN est multiplié mathématiquement par le signal du NCO. Cette opération de mélange (homodynage numérique) décale par effet hétérodyne la fréquence désirée vers une fréquence intermédiaire (FI), souvent ramenée à zéro (zéro-IF).

4.4. Le filtrage et la décimation (CIC et FIR) :

Puisqu’un canal radio ne mesure que quelques kilohertz tandis que le CAN traite des mégahertz, des filtres numériques massifs (CIC et FIR) intégrés au FPGA éliminent le reste du spectre et réduisent la cadence d’échantillonnage (décimation), rendant le volume de données gérable.

5.5. La démodulation finale par le DSP :

Le flux nettoyé et centré est transmis au processeur de signal (DSP). C’est lui qui réalise la démodulation proprement dite (AM, FM, SSB, CW, etc.) et restitue le signal audio vers le haut-parleur.

Les avantages radicaux de cette architecture

• Agilité spectrale totale : Aucune pièce mécanique ni filtre LC physique ne vient limiter le changement de fréquence ; tout s’effectue instantanément par une simple modification de la consigne du NCO.
• Absence de dérive thermique : Les oscillateurs et mélangeurs logiciels sont insensibles au vieillissement des composants et aux variations de température.
• Multicanalisme (Panadapter) : La puissance du FPGA permet d’instancier plusieurs NCO en parallèle, rendant possible l’écoute et l’affichage simultané de plusieurs bandes ou fréquences sur l’écran.